|
DDR3L
Tensão 1,35V
VDDQ = 1,35V
800MHz fCK para 1600Mb/sec/pin
Latência (CAS) programável: 11, 10, 9, 8, 7, 6
Latência aditiva programável: 0, CL -2, ou clock CL -1
8 Bancos internos independentes
8-bit pre-fetch
Burst length (BL) de 8 ou 4 com tCCD – 4 não permite leitura e gravação simultâneas
Calibração interna (automática): calibração interna automática através do pino ZQ (RZQ: 240 ohms ± 1%)
Data Strobe Bi-direcional diferencial
Terminação na placa utilizando o pino ODT
Período médio de atualização 7.8us a temperaturas internas menores que 85°C, 3,9us a 85°C < Temperatura interna < 95°C
Redefinição Assíncrona
PCB: Altura 1,180” (30mm), componentes em ambos os lados
|
